基于DBF多波束探测雷达数字信号处理系统的设计与实现
来源:用户上传
作者:
摘要：该文将提出一种基于DBF多波束探测雷达数字信号处理系统总体设计方案，并以此为基础，完成系统硬件部分设计以及FPGA实现方案，以期能够为相关业内人士提供理论参考。
关键词：数字阵列雷达;DBF;数字信号处理系统;设计与实现
中图分类号：TP311 文献标识码：A
文章编号：1009-3044（2020）17-0083-02
在現代信息战争中，雷达已经成为不可或缺的重要装备组成，然而在目标环境和电磁环境日益复杂的情况下，雷达的精准性难以避免的会受到一定的干扰。为此，本文将会基于DBF（素质波束形成技术），设计出一种多波束探测雷达数字信号处理系统，有效地提高雷达数字信号处理系统的整体性能，进而提高雷达的精准性和实际探测效果。
1 数字信号处理系统的总体设计方案
本文所设计的数字信号处理系统，将会在雷达天线接收到回波信号后，通过分别采样转换的方式，将多路回波信号实时转换为数字模拟信号，并分别对数字信号进行采样工作，该工作流程则会由数字信号处理系统中的ADC芯片来完成。在完成数字信号的采样后，采样中的数字中频信号会通过FPGA模块中所包含的数字正交解调、幅相校准、数字波束形成、脉冲压缩算法以及MTD算法等一系列功能环节的处理后，完成数字输出。之后FPGA还会就输出得到的信号通过SRIO高速接口传递到DSP模块中，通过DSP模块对已经完成初步处理的数据进行再一次的分析计算，最终通过CPLD模块实现对数字信号处理系统的有效控制，实现对雷达测角功能的有效调试，并控制雷达的实际数据信号收发时序、码元产生时序等内容，从而有效提高雷达的探测精准性和实际探测效果[1]。
2 硬件设计方案
2.1 硬件总体设计方案
结合本设计系统的总体设计方案内容，本文所设计的数字信号处理系统设计中的硬件设计部分如图1所示。在实际系统运行过程中，系统的硬件部分将会通过ADC芯片来对多路天线回波信号进行信号转换和中频采样工作，之后信号将会被传递给FPGA模块，并通过FPGA模块进行数字信号的处理，再将信号传递给DSP系统进行重复处理，并且在整个信号转换和处理过程中，系统将会通过CPLD模块进行控制，完成信号采集处理的整个流程[2]。
2.2 ADC模块的硬件设计
在整个数字信号处理系统中，ADC模块作为系统运行的起始环节，其实际运行效果将会直接影响到雷达后续环境中的整体使用水平。因此，在进行ADC模块的硬件设计的时候，应尽可能选择那些性能比较高的ADC芯片作为ADC模块的核心部分。但随着ADC芯片转换位数的不断增多，其转换灵敏度虽然会有所提升，多路回波信号转换为数值模拟信号的效果越好，但与此同时，ADC芯片的实际价格也将会同比上升，在对本系统的实际功能需求以及ADC芯片的性能以及价格等方面内容进行综合考虑后，本设计最终选择了TI公司的ADS4449芯片作为ADC芯片。
该芯片可以同时实现四通道采样处理工作，再加上其最大采样速率为250MSPS，促使其可以极大地提高回波信号转换及采样的实际速率，节省信号处理时间。另外，该芯片的单个实际大小仅为10.00 mm x10.00 mm，比双通道 ADC 缩小了 38%，有效地节约了PCB的设计空间，提高了设计成功率。除此之外，该芯片还有着功耗低，性能强，能够实现高输出SNR及SFDR等特点，再加上其所拥有的诸多数字特征和操作模式，将可以极大地提高本设计的成功概率。
2.3 FPGA模块硬件设计
在本数字信号处理系统设计中，FPGA模块将会负责所有的信号算法处理工作，因此若是FPGA模块硬件设计效果得不到保障，那么势必会影响到后续数字信号处理的实际效果。为此，在进行FPGA模块的实际设计过程中，在进行多方面综合考虑以后，最终选择了Xilinx公司的XC7VX690TFFG1157 FPGA芯片。
该芯片是Xilinx公司在近些年来所推出的Virtex-7系列中的一款，相比较Virtex-6系列的FPGA芯片来说，该芯片的总体性能至少提高了近一倍，而在能耗方面却只有Virtex-6系列中FPGA芯片的一半。其次，在信号处理方面，该芯片相对于Virtex-6系列的芯片来说提高了约1.8倍，I/O带宽和存储器带宽也分别提升了1.6倍和2倍，使该芯片上所集成的高速储存器带宽达到2133Mbps。最后，该芯片还使用了Xilinx公司首创的SSI（堆叠硅片互联）技术，从而让该芯片的性能超越了当时摩尔定律中所规定的性能。也正是因为该芯片集成了诸多的高新技术，所以使其不仅能够完美满足本数字信号处理系统对于FPGA模块性能的实际需求，提高系统性能的作用。
2.4 CPLD模块硬件设计
CPLD模块是本系统设计中的控制部分，负责对ADC模块采样配置，雷达的收发时序控制、码元的产生控制以及传输时序控制等多方面控制功能。对于本系统设计来说，只要CPLD模块能够满足以上功能便可，不需要其有着过高的资源要求，所以在进行CPLD模块硬件选择的时候，最终选择了Xilinx公司的XC3S400AN芯片作为本系统设计中CPLD模块的核心组成。
该芯片归属于Xilinx公司所出售的Spartan-2AN系列，而该芯片有着Spartan-2AN系列芯片的所有特性，其不仅实现了对SRAM技术的进一步融合，还将FLASH中高可靠性和非易失性也有效的集成到了该芯片之中，并且为保障芯片的集成效果，还专门针对系统集成功能进行了高安全性和非易失性等应用优化效果。也正是如此，使得该芯片的使用范围较为灵活，并且还有着使用成本低，使用安全性高等特点。除此以外，由于该芯片内部还融合了高容量FLASH技术，所以对于外部存储器的要求比较低，可以进一步降低设计成本，增加设计灵活性，提高设计成功率[3]。 3 基于DBF多波束探测雷达信号处理算法的FPGA实现
正如上文所述，在本系统中，FPGA模块会实时接收ADC模块所传递的转换采样后的中频率数字信号，FPGA模块在接收到信号以后，需要通过多种算法对信号进行分析处理，然后将处理结果进行输出。在此过程中，需要有CPLD模块配合FPGA模块共同实现这一数字信号处理流程。
由于本系统中FPGA模块需要实现的算法功能比较多，因此整个FPGA模块的实际算法实现难度相对较大，为能够提高设计成功率，本文将会对于FPGA模块和CPLD模块的算法实现将会采用模块化设计方法。具体来说就是将FPGA模块和CPLD模块分解成为更多的小模块进行逐一设计实现，并且为能够整个系统的后续使用效果，还需要在设计时，充分考虑到各模块之间的关联性，并预先留下相应的接口。在完成模块设计后，再将所有小模块进行串联，形成本文中所需的FPGA模块和CPLD模块。
CPLD模块可以细化成为ADS4449配置模块和二相编码收发模块两个小模块，每个小模块的功能如下：
1）ADS4449配置模块：在系统运行过程中，为ADS4449芯片提供工作模式配置，确保ADC模块能够正常运作。
2）二相编码收发模块：产生二相编码信号，并将信号传递给信号发射机和FPGA模块，FPGA模块中的内部脉冲压缩算法模块会对该信号进行分析处理。
FPGA模块可以细化成为ADC数据采集模块、数字正交解调模块、幅相校准模块、数字波束形成模块、脉冲压缩算法模块、MTD算法模块以及接口通信模块7个小模块。各模块的具体功能如下：
1）ADC数据采集模块：该模块在系统运作过程中会同ADS4449配置模块相互配合，从而对ADC芯片所传递的数据信息进行初步解析。
2）数字正交解调模块：该模块可以通过数字正交解调算法，将接收到的多路中频信号进行转换解析。
3）幅相校准模块：对多路回波信号进行幅相校准，从而确保所有回波信号的间幅保持一致，方便后续模块对于数字信号的处理，降低数字信号处理难度。
4）数字波束形成模块：该模块可以通过数字波束形成算法，将多路回波信号进行有效集束处理，进一步降低数字信号处理的难度。
5）脉冲压缩算法模块：该模块可以通过脉冲压缩算法，对CPLD模块所传递的二相编码信号进行脉冲压缩，有效提高雷达距离分辨效果。
6）MTD算法模块：该模块可以通过MTD算法，对数字信号进行动目标检测，在检测出数字信号中含有动目标以后，那么该模块便会对目标的速度进行即时计算，并根据目标所在的波束完成实际测角工作[4]。
4 结束语
基于DBF多波束的探测雷达是现代雷达的一个重要研究方向，为能够有效提高雷达的探测效果，本文设计了一款雷达数字信号处理系统，并为其实现提供了相应的实现思路。但在研究过程中，由于本人的知识及经验的限制，本系统设计在完成以后仍旧存在着诸如灵敏度不足、资源占有率比较高等问题，该些问题还需要在后续研究中进行解决。
参考文献：
[1] 赵延栋. 基于线性功放的数字阵列雷达多波束形成技术研究[D]. 成都： 电子科技大学， 2016.
[2] 臧九龙. 数字阵列雷达DBF处理器的设计与系统测试[D]. 南京： 南京理工大学， 2014.
[3] 杨成，杨康，董琎琎，等.基于FPGA多波束成像的声纳系统设计[J].单片機与嵌入式系统应用，2014，14（3）：16-19.
[4] 李杰涛，陈国际，李伟，等.DBF同时多波束测角方法研究及工程实现[J].火控雷达技术，2013，42（2）：19-22.
【通联编辑：代影】
转载注明来源:https://www.xzbu.com/8/view-15315340.htm
